Notícia

Esteta

Nanofios de silício prometem economia de energia em transistores eletrônicos

Publicado em 02 julho 2014

Chips e transistores de circuitos eletrônicos não apenas vêm tendo dimensões cada vez mais reduzidas como, também, vêm acumulando mais eficiência a um custo cada vez menor. E com a possibilidade de gerar mais economia de energia e prolongar a vida útil de baterias de computadores, celulares e outros dispositivos.

 

Isto é o que propõe a pesquisa desenvolvida por Lucas Petersen Barbosa Lima e Marcos Vinícius Puydinger dos Santos, orientados pelo professor José Alexandre Diniz, da Faculdade de Engenharia Elétrica e de Computação (FEEC) da Unicamp. Com o primeiro transistor 3D do Brasil apresentado no ano passado, a equipe agora se dedica a aperfeiçoar o desenvolvimento de nanofios 3D de silício, utilizados para conduzir a corrente elétrica nestes transistores. Os dispositivos foram fabricados no Centro de Componentes Semicondutores (CCS) da Unicamp, laboratório associado ao Namitec.

 

Um chip, conta Diniz, pode comportar bilhões de transistores – e cada um deles pode conter milhares de nanofios condutores de eletricidade. O interessante, frisa o professor, foi a possibilidade de desenvolver canais por onde a energia elétrica “escapa” menos, além de aumentar a capacidade de passagem de corrente. Ele explica que um celular gasta bateria mesmo no modo stand-by por causa da corrente de fuga, que é relativamente grande em transistores 2D, utilizados atualmente. “Com um transistor 3D, a corrente elétrica tem três caminhos (planos) para percorrer no nanofio: em altura, largura e comprimento. Isso ajuda a ter um maior controle de fluxo de energia”. Marcos Santos conta que é como se fosse possível “apertar com mais força” a “torneira” por onde fluem os elétrons, e, assim, gerar uma economia de energia maior do que o que se consegue hoje com circuitos que utilizam transistores 2D.

 

Em pesquisa que desenvolveu durante o mestrado, Santos conseguiu construir 1280 nanofios de silício em um único transistor. Além disso, experimentou uma técnica nova – a litografia por feixe de elétrons (E-Line) – que reduziu a menor dimensão de cada nanofio do protótipo do transistor de 100 para 35 nanômetros. A técnica utilizada anteriormente foi a escrita por feixe de íons focalizado (FIB), que permitiu redução dessa dimensão para até 50 nm. Segundo Diniz, a técnica de litografia por feixe de elétrons se parece com o antigo processo de revelação de fotografias, sendo que o papel fotográfico seria, no caso, a lâmina de silício. “Usa-se um polímero para transferir o padrão para a lâmina de silício. Passa-se o feixe de elétrons para sensibilizar o polímero na região de onde será retirado e depois faz-se a corrosão do material por meio de sistemas assistidos por plasma”. A diferença com relação ao sistema de feixe de íons focalizados, prossegue ele, é que nesse sistema a escrita é feita diretamente no silício por meio de um feixe de íons de gálio, não necessitando, assim, de polímeros ou sistemas de plasma para corrosão. Por um lado, o feixe de íons corrói o silício diretamente, ao passo que o feixe de elétrons utiliza plasma para auxiliar na corrosão – o que permite alcançar dimensões ainda menores.

 

Durante seu doutorado-sanduíche no Interuniversity Microelectronics Centre (IMEC), na Bélgica, Lucas Lima trabalhou com o feixe de íons focalizado. Agora, de volta ao CCS-Unicamp, trabalha com Marcos Santos no processo de litografia por feixe de elétrons. “Com esta técnica pode-se produzir mais transistores por vez do que com feixe de íons – e é mais barato também, com custo de produção cerca de dez vezes menor”, conta Lima.

 

O estudo, desenvolvido no âmbito do Namitec e financiado pela Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP), é resultado de uma parceria entre a equipe liderada por João Antônio Martino, da Escola Politécnica da USP, e o grupo de José Alexandre Diniz, da FEEC-Unicamp. Vale ressaltar que os sistemas FIB e E-Line, usados para fabricar os dispositivos, foram adquiridos pelo CCS em 2006 e 2011 através de projetos multi-usuários coordenados, respectivamente, pelos Professores Jacobus W. Swart, da FEEC-Unicamp, e Newton Cesário Frateschi, do Instituto de Física Gleb Wataghin, também da Unicamp.

 

 

INCT NAMITEC